Academic year : 2013-2014

Student(s) : Tristan Wibou

Description:

Le projet de terminal UART consistera en l’utilisation d’un terminal UART créé en VHDL comme périphérique d’un processeur soft-core de type NIOS II. Le projet devra ensuite être implémenté au sein de la carte Altera DE2. La création du terminal UART sera la première partie du projet, et il faudra ensuite sans trop modifier le fonctionnement du terminal l’utiliser comme périphérique d’un processeur soft-core embarqué. La seconde partie constituera le projet final.

Video(s) :